• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    Die Erfindung betrifft ein Verfahren zur Implantierung eines Halbleiterwafers sowie dessen Verwendung zur Herstellung eines Transistors, bei dem eine amorphe Schicht (20) auf einer Oberseite des Substrats (10) eines Halbleiterwafers aufgebracht wird. Anschließend wird eine antireflektierende Abdeckschicht (22) und darüber eine Resistschicht (24) aufgebracht, die oberhalb eines ersten Bereichs (12) freigelegt wird. Zum Implantieren von Ionen mit einer ersten Energie, die im Wesentlichen senkrecht zur Oberseite des Substrats (10) auftreffen, wird die erste Energie und die Dicke der antireflektierenden Abdeckschicht so gewählt, dass die Ionen im ersten Bereich das Substrat (10) bis zu einer ersten Tiefe (26) in Form einer tiefen Wanne (28) dotieren. Nach dem Entfernen der antireflektierenden Abdeckschicht (22) im ersten Bereich (12) erfolgt ein Implantieren von Ionen mit einer zweiten Energie, wobei die Ionen im Wesentlichen senkrecht zur Oberseite des Substrats (10) des Halbleiterwafers (5) auftreffen und die zweite Energie und die Dicke der amorphen Schicht (20) so gewählt sind, dass die Ionen im ersten Bereich (12) das Substrat (10) des Halbleiterwafers (5) bis zu einer zweiten Tiefe (30) in Form einer oberflächennahen Schicht (32) dotieren, wobei die zweite Tiefe (30) kleiner als die erste Tiefe (26) ist.
    公开号:DE102004009174A1
    申请号:DE102004009174
    申请日:2004-02-25
    公开日:2005-09-22
    发明作者:Jürgen Dr. Faul；Dietmar Henke
    申请人:Infineon Technologies AG；
    IPC主号:H01L21-265
    专利说明:
    [0001] DieErfindung betrifft ein Verfahren zur Implantierung eines Halbleiterwafersund die Verwendung des Verfahrens zur Bildung eines Transistors, sowieein Verfahren zur Implantierung einer Vielzahl von Halbleiterwafern.Die Erfindung betrifft darüber hinauseine integrierte Halbleiterschaltung, die wenigstens einen Feldeffekttransistoraufweist.
    [0002] ZurHerstellung integrierter Schaltungen werden üblicherweise auf Halbleiterwafernmit verschiedenen elektrischen Eigenschaften versehene Schichtenaufgebracht. Das gezielte Verändernder elektrischen Eigenschaften betrifft Schichten auf oder im Substratdes Halbleiterwafers. Beispielsweise werden bestimmte Bereiche immonokristallinen und polykristallinen Substrat des Halbleiterwafersmit einer p- bzw. n-Dotierung versehen. Zur Herstellung von p-Dotierungenwerden üblicherweiseBor- oder Indium Ionen als Dotierstoff verwendet, während n-Dotierungenmit Arsen- oder Phosphor-Ionen durchgeführt werden. Diese Dotierstoffewerden mit Hilfe einer Implantierung in das Substrat des Halbleiterwaferseingebracht, wobei die Ionen-Implantierung bei der Herstellung integrierterSchaltungen die vorherrschende Technologie zur Dotierung ist.
    [0003] DieDotierung wird mit Hilfe einer Maske auf die gewünschten Bereiche beschränkt. AlsMaske wird üblicherweiseeine photolithographisch strukturierte Resistschicht verwendet.Die Resistschicht wird mit der fürdie betreffende Ebene gewünschten Strukturbelichtet und anschließendentwickelt, um die zur Implantierung bestimmten Bereiche freizulegen.Ionen, die außerhalbder freigelegten Bereiche auftreffen, werden in der Resistschichtgestoppt.
    [0004] Ineiner Anlage zur Ionen-Implantierung wird der Dotierstoff zunächst ineinem Plasma ionisiert. Die geladenen Teilchen werden anschließend mitHilfe einer Beschleunigungsspannung, die beispielsweise etwa 100kV beträgt,zur Oberflächedes Substrats des Halbleiterwafers beschleunigt. Bei genügend hoherBeschleunigungsspannung dringen die Dotieratome einige hundert Nanometertief in das Substrat des Halbleiterwafers ein. Das Maximum der Konzentrationdes Dotierstoffs liegt im Inneren des Substrats. Die Ionen-Implantierungkann somit beispielsweise zur Bildung einer Wanne eines Transistorsherangezogen werden, bei der eine tiefe Schicht im Substrat dotiertwird. Es ist aber auch möglich,beispielsweise eine oberflächennaheSchicht zu dotieren, indem die Energie der Ionen entsprechend gewählt wird.
    [0005] Beider Dotierung eines amorphen Festkörpers entspricht die Verteilungdes implantierten Dotierstoffs im wesentlichem einem Gauß-Profil.Bei einem monokristallinem (und evtl. auch bei einem grobkörnigen polykristallinem)Substrat weicht das Konzentrationsprofil in tiefliegenden Bereichenbei kleinen Konzentrationen deutlich von einem Gauß-Profilab. Die Dotierstoffkonzentration ist dort größer, weil Ionen, die das Substratin Richtung einer der kristallographischen Achsen des Substrats durchdringen,wie in einem offenen Kanal geführt werden.Dieser Effekt ist am stärkstenausgeprägt, wenndie Einschussrichtung der Ionen genau mit einer Richtung einer kristallographischenAchse des Substrats zusammenfällt.Für dieErzeugung reproduzierbarer Dotierprofile ist dieser sogenannte Channeling-Effektsehr störend.In der Praxis versucht man deshalb, den Channeling-Effekt weitestgehend zuvermeiden.
    [0006] Wiein D. Widmann, H. Mader und H. Friedrich, Technologie hochintegrierterSchaltungen, Springer-Verlag, 2. Auflage 1996, Seite 228 bis 236, beschriebenwird, sind zwei Maßnahmenzur Vermeidung des Channeling-Effekts bekannt. Zum einen kann derHalbleiterwafer in der Ionenimplantationsanlage um einige Grad zurIonenstrahlrichtung verkippt werden. Der Winkel zwischen der Ionenstrahlrichtungund der Scheibennormale, die z. B. eine kristallographische Richtungist, beträgtca. 5 bis 7 Grad. Die andere Maßnahmeist die Bedeckung der monokristallinen Substratoberfläche miteiner dünnen amorphenSchicht, nach deren Durchdringung die Ionen bereits eine gewisseWinkelverteilung aufweisen.
    [0007] DasImplantieren unter einem Kippwinkel von beispielsweise 5 bis 7 Gradist jedoch mit einigen Nachteilen verbunden. So führt derschrägeintreffende Ionenstrahl an den Kanten der Resistschicht je nachEinfallsrichtung zu einem Abschattungseffekt oder zu einer größeren lateralenAusdehnung des implantierten Bereichs. Dies führt beispielsweise bei derhochenergetischen Implantation einer Wanne dazu, dass sich die Wannenbereichekeulenförmigunterhalb der Kante der Resistschicht ausdehnen. Dadurch erhöht sichder Flächenbedarfder Transistoren einer integrierten Schaltung. Die Entwurfs-Regeln zur Bildungvon Wannen bei der Transistorherstellung müssen entsprechend angepasstwerden.
    [0008] EineLösungwäre dieImplantation mit einem nahezu senkrecht eintreffenden Ionenstrahl,wobei die Oberflächedes Halbleitersubstrats, wie oben beschrieben, mit einer amorphenSchicht bedeckt wird, um den Channeling-Effekt zu verhindern. Beider Herstellung integrierter Schaltungen werden jedoch häufig mehrereImplantierungsschritte hintereinander ausgeführt. So wird beispielsweisezur Bildung einer tiefen Wanne eines Transistors zuerst eine hochenergetischeImplantierung durchgeführt.Anschließend wirdim Bereich des Kanals des Transistors eine dünne, oberflächennahe Schicht dotiert, umdie Schwellenspannung des Transistors einzustellen. Diese zweiteDotierung wird üblicherweisemit niedriger Energie durchgeführt,um zu erreichen, dass die Dotierung nur in einem eng begrenztenGebiet durchgeführtwird. Die amorphe Schicht (auch als Screening-Schicht bezeichnet)kann jedoch nicht fürhochenergetische und niederenergetische Ionenimplantierungen gleichzeitigoptimiert sein. Verschiedene Screening-Schichten für unterschiedlicheImplantierungsschritte erhöhenjedoch die Komplexitätdes Prozesses zur Herstellung einer integrierten Schaltung.
    [0009] Esist daher Aufgabe der Erfindung, ein Verfahren anzugeben, das dieoben genannten Probleme überwindetund eine Implantierung in einem tiefliegenden Gebiet und einem oberflächennahenGebiet mit senkrecht zur Oberflächeeintretendem Ionenstrahl ermöglicht.
    [0010] DieseAufgabe wird erfindungsgemäß dadurchgelöst,dass bei einem Verfahren zur Implantierung eines Halbleiterwafersfolgende Schritte ausgeführtwerden: – Bereitstellendes Halbleiterwafers mit einem Substrat; – Aufbringeneiner amorphen Schicht auf einer Oberseite des Substrats; – Aufbringeneiner antireflektierenden Abdeckschicht über der amorphen Schicht; – Aufbringeneiner Resistschicht überder antireflektierenden Abdeckschicht; – Strukturierender Resistschicht, um die antireflektierende Abdeckschicht oberhalbeines ersten Bereichs freizulegen; – Implantierenvon Ionen mit einer ersten Energie, wobei die Ionen im wesentlichensenkrecht zur Oberseite des Substrats des Halbleiterwafers auftreffenund die erste Energie und die Dicke der antireflektierenden Abdeckschichtso gewähltsind, dass die Ionen im ersten Bereich das Substrat des Halbleiterwafersbis zu einer ersten Tiefe in Form einer tiefen Wanne dotieren; – Entfernender antireflektierenden Abdeckschicht im ersten Bereich; und – Implantierenvon Ionen mit einer zweiten Energie, wobei die Ionen im wesentlichensenkrecht zur Oberseite des Substrats des Halbleiterwafers auftreffenund die zweite Energie und die Dicke der amorphen Schicht so gewählt sind,dass die Ionen im ersten Bereich das Substrat des Halbleiterwafersbis zu einer zweiten Tiefe in Form einer oberflächennahen Schicht dotieren,wobei die zweite Tiefe kleiner als die erste Tiefe ist.
    [0011] Gemäß der Erfindungwird ein mehrschichtiger Aufbau zur Maskierung der Implantationverwendet. Die Resistschicht wird dabei so strukturiert, dass derzu implantierende erste Bereich freigelegt ist. Während derImplantation mit Ionen der ersten Energie wirkt die antireflektierendeAbdeckschicht als Screening-Schicht. Somit wird der Channeling-Effekt beider Implantierung verhindert bzw. stark unterdrückt. Nach der ersten, hochenergetischenImplantation wird die antireflektierende Abdeckschicht im erstenBereich geöffnet.Es erfolgt anschließendeine Implantation mit Ionen der zweiten Energie, beispielsweisezur Einstellung der Schwellenspannung eines Transistors. Eine darunterliegende amorphe Schicht verhindert den Channeling-Effekt bei dieser Implantierungsstufe.Gemäß einerAusführungsform wirdbeim Schritt des Implantierens der Ionen die erste Energie so gewählt, dassdie erste Tiefe ungefähr 300nm bis 1 μmbeträgt.
    [0012] Gemäß dieserVorgehensweise eignet sich das Verfahren beispielsweise zur Bildungeiner tiefen Wanne eines PMOS- oder NMOS-Transistors, die üblicherweisein dotierten Wannen gebildet werden, die eine entsprechende Tiefeaufweisen.
    [0013] Gemäß einerweiteren bevorzugten Ausführungsformwird beim Schritt des Implantierens der Ionen die zweite Energieso gewählt,dass die zweite Tiefe weniger als 100 nm, vorzugsweise ungefähr 10 nm,beträgt.
    [0014] Gemäß dieserVorgehensweise kann das Verfahren zur Anpassung der Schwellenspannung eineDotierung eines Source/Drain-Kanalbereichseines Transistors durchführen.
    [0015] Ineiner weiteren Ausführungsformwird der Schritt des Implantierens der Ionen mit der ersten Energiemit Phosphor-, Arsen- oder Bor-Ionen durchgeführt, wobei die erste Energieungefähr500 keV beträgt.
    [0016] Gemäß dieserVorgehensweise lässtsich eine tiefe n-dotierte oder p-dotierte Wanne zur Herstellungeines Transistors bilden.
    [0017] Ineiner weiteren bevorzugten Ausführungsformwird der Schritt des Aufbringens der antireflektierenden Schichtso ausgeführt,dass die antireflektierende Schicht vorzugsweise im UV-Bereich eine antireflektierendeEigenschaft aufweist.
    [0018] ImZuge der sich ständigsteigernden Strukturauflösungbei der Herstellung integrierter Schaltungen wird zukünftig dieResistmaske bei der Ionenimplantation im UV-Bereich strukturiertwerden. Die Verwendung einer antireflektierenden Abdeckschicht imUV-Bereich erhöhtdas Prozessfenster bei der Photolithographie, beispielsweise denDosis- oder Fokus-Spielraum.
    [0019] Gemäß einerweiteren bevorzugten Ausführungsformwird die Dicke der antireflektierenden Schicht so gewählt, dassbeim Schritt des Implantierens der Ionen mit der ersten Energie diean der Kante der strukturierten Resistschicht gestreuten Ionen inder antireflektierenden Schicht gestoppt werden.
    [0020] Gemäß dieserVorgehensweise kann sichergestellt werden, dass während desersten Implantationsschrittes die an der Kante der Resistschichtgestreuten Ionen nicht im Bereich des Leitungskanals des zu bildendenTransistors zu liegen kommen. Eine Dotierung dieses Bereiches würde dieSchwellenspannung des Transistors beeinflussen. Damit ergeben sichlokale Variationen der Schwellenspannung, die vom Abstand des Transistorszur Grenze der Wanne abhängen.Dies würdezu wenig reproduzierbaren Schwellenspannungen bestimmter Transistorenführen,die mitunter den Ausfall einer integrierten Schaltung hervorrufenkönnten.Gemäß der Erfindungwerden die Ionen in der antireflektierenden Schicht gestoppt, sodass sie nicht durch die amorphe Schicht in den Bereich des Leitungskanalsdes zu bildenden Transistors durchtreten können.
    [0021] Besondersvorteilhaft erweist sich die Erfindung bei einer integrierten Halbleiterschaltung,die wenigstens einen Feldeffekttransistor aufweist, dessen Wanneund dessen dotierter Bereich zur Festlegung seiner Schwellenspannungmit dem erfindungsgemäßen Verfahrengebildet sind.
    [0022] AufGrund des senkrecht einfallenden Ionenstrahls kann der Abstand derWannen möglichstklein gehalten werden. Dies führtzu einer Reduktion der Größe der integriertenHalbleiterschaltung. Da gemäß der Erfindungder Channeling-Effekt durch die Verwendung einer antireflektierendenSchicht ausgeschlossen ist, verbessert sich die Definition der Wannein der Tiefe. Da eventuell an der Kante der Resistschicht gestreuteIonen in der antireflektierenden Schicht gestoppt werden, ist dieSchwellenspannung des Transistors mit dem zweiten Implantationsschritt mitder zweiten Energie gut ein stellbar und es sind insbesondere keinelokalen Variationen zu beobachten.
    [0023] Besondersvorteilhaft erweist sich die Verwendung des erfindungsgemäßen Verfahrenszur Bildung eines Transistors, bei dem nach dem Schritt des Bereitstellensdes Halbleiterwafers folgende Schritte ausgeführt werden: – Ätzen einesGrabens in die Oberseite des Substrats, wobei der Graben den erstenBereich umschließt,der das aktive Gebiet des zu bildenden Transistors definiert; und – Füllen desGrabens mit einem Isolationsmaterial bis zur Oberseite des Substrats, beidem der Schritt des Aufbringens der amorphen Schicht umfasst, dieamorphe Schicht oberhalb des Grabens aufzubringen; und bei dem nachdem Schritt des Implantierens von Ionen mit einer zweiten Energiefolgende Schritte ausgeführtwerden: – Entfernender antireflektierenden Schicht und der amorphen Schicht; – Bildeneines Gate-Dielektrikums oberhalb der oberflächennahen Schicht; – Bildeneiner Gateelektrode oberhalb des Gate-Dielektrikums; und – Implantiereneines Source/Drain-Gebiets in der tiefen Wanne.
    [0024] Mittelsdes erfindungsgemäßen Verfahrens istes auch möglich,ein Verfahren zur Implantierung einer Vielzahl von Halbleiterwafernanzugeben. Dabei werden folgende Schritte ausgeführt. – Bereitstellender Vielzahl von Halbleiterwafern; – Bereitstelleneiner Ionenstrahlanlage, die geeignet ist, Ionen mit einer erstenEnergie und Ionen mit einer zweiten Energie aus einer Ionenquelle zuliefern; – Bereitstelleneiner Implantierungsanlage, die für jeden der Vielzahl von Halbleiterwafernjeweils einen Substrathalter aufweist, wobei die Substrathalterkreisförmigauf einer drehbaren Scheibe nebeneinanderliegend angeordnet sind,die im wesentlichen senkrecht zum Ionenstrahl der Ionenstrahlanlageangeordnet ist; und – Anordnender Vielzahl der Halbleiterwafer auf den jeweiligen Substrathaltern,wobei fürjeden der Vielzahl von Halbleiterwafern ein Verfahren nach einemder Ansprüche1 bis 12 ausgeführt wird.
    [0025] Gemäß dieserVorgehensweise ist es möglich,mehrere Halbleiterwafer gleichzeitig in einer Implantierungsanlagezu dotieren. Da auf Grund der antireflektierenden Schichten aufden Halbleiterwafern Channeling-Effekte grundsätzlich ausgeschlossen sind,ist es nicht zwingend notwendig, die Oberseite der Halbleiterwaferin einem genau definierten Winkel zur Ionenstrahlanlage auszurichten.Insbesondere bei einer Implantierung, bei der der Channeling-Effektbewusst nicht verhindert wurde, würde eine kleine Verkippungder Halbleiterwafer zu unterschiedlichen Implantierungsprofilenführen.Dies würdedie Reproduzierbarkeit der integrierten Schaltung deutlich reduzieren,was zu höherenProduktionskosten führenwürde.
    [0026] VorteilhafteWeiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
    [0027] DieErfindung wird nun anhand der beigefügten Zeichnung näher erläutert. Inder Zeichnung zeigen:
    [0028] 1A bis 1C eineAusführungsformeines erfindungsgemäßen Verfahrenszur Implantierung eines Halbleiterwafers, wobei jeweils schematischQuerschnittsansichten des Halbleiterwafers in verschiedenen Stufendes Verfahrens gezeigt sind,
    [0029] 2 ineinem Diagramm mehrere Konzentrationsprofile in Abhängigkeitvon der Tiefe im Substrat,
    [0030] 3A bis 3C eineweitere Ausführungsformdes erfindungsgemäßen Verfahrens,wobei jeweils schematisch Querschnittsansichten eines Halbleiterwafersin verschiedenen Stufen des Verfahrens gezeigt sind,
    [0031] 4 schematischeine Querschnittsansicht eines Halbleiterwafers,
    [0032] 5 eineIonenimplantationsanlage mit einer Vielzahl von Halbleiterwafernund
    [0033] 6 ineinem Diagramm mehrere Konzentrationsprofile in Abhängigkeitvon der Tiefe im Substrat bei der Dotierung von Halbleiterwafernmit einer Ionenimplantationsanlage.
    [0034] DieErfindung wird beispielhaft an einem Verfahren zur Implantierungeines Halbleiterwafers erläutert,wobei in einem ersten Implantationsschritt eine tiefe wannenförmige Strukturdotiert wird und in einem zweiten Implantationsschritt eine oberflächennaheDotierschicht gebildet wird. Die Erfindung lässt sich jedoch auch für andereDotierungen bzw. Dotierprofile anwenden, wie z. B. beim Dotiereneines Source- oder Drain-Gebietes bei der Herstellung von Transistoren.
    [0035] In 1A istschematisch ein Querschnitt durch einen Halbleiterwafer 5 gezeigt,der Ausgangspunkt des erfindungsgemäßen Verfahrens ist. Der Halbleiterwafer 5 umfasstein Substrat 10, das beispielsweise aus monokristallinemSilizium besteht. Unter Substrat 10 ist aber in diesemZusammenhang auch eine epitaktische monokristalline Schicht zu verstehen,die auf der Oberseite des Substrats aufgebracht wurde. Der Siliziumkristalldes Substrats 10 ist relativ zur Oberflächennormale in einer Kristallhauptachseausgerichtet. Dies ist in kristallographischer Notation beispielsweisedie 100-Richtungdes Siliziumkristall.
    [0036] Ineinem ersten Schritt wird auf der Oberseite des Substrats 10 eineamorphe Schicht 20 aufgebracht. Dies wird beispielsweisemittels Aufwachsen einer Siliziumschicht erreicht, die anschließend thermischoxidiert wird. Ein CVD-Verfahren, bei dem Siliziumdioxid aus einergasförmigenPhase auf der Oberseite des Substrats 10 konform abgeschieden wird,oder andere dem Fachmann bekannte Verfahren sind ebenfalls denkbar.
    [0037] Ineinem nächstenSchritt wird überder amorphen Schicht 20 eine antireflektierende Abdeckschicht 22 aufgebracht.In der Technik sind anorganische oder organische Verbindungen bekannt,die als Ausgangsmaterial der antireflektierenden Abdeckschicht 22 dienen.Diese Materialien weisen im optischen oder im Ultraviolett-Bereicheine geringe Reflektivitätauf. Überder antireflektierenden Abdeckschicht 22 wird nachfolgendin einem nächstenProzess-Schritt eine Resistschicht 24 beispielsweise durchAufschleudern aufgebracht.
    [0038] Anschließend wirdmit einem photolithographischen Projektionsapparat die Resistschicht 24 oberhalbeines ersten Bereichs 12 belichtet. Nach einem Ätzschrittwird die Resistschicht 24 so strukturiert, dass die antireflektierendeAbdeckschicht 22 oberhalb des ersten Bereichs 12 freiliegt.Dies ist in 1b gezeigt. Das Strukturierender Resistschicht 24 wird mit einem Projektionsapparatdurch eine Belichtung der Resistschicht 24 im UV-Bereichausgeführt.Der erste Bereich 12 weist beispielsweise eine Fläche vonweniger als 1 μm2 auf.
    [0039] Ineinem nächstenSchritt erfolgt eine Ionenimplantierung mit hochenergetischen Ioneneiner ersten Energie. Die Ionen treffen im wesentlichen senkrechtzur Oberseite des Substrats 10 des Halbleiterwafers 5 auf.Die Dicke der antireflektierenden Abdeckschicht 22 istdabei so gewählt,dass die Ionen im ersten Bereich 12 das Substrat 10 biszu einer ersten Tiefe 26 in Form einer tiefen Wanne 28 dotieren.Die antireflektierende Abdeckschicht 22 wirkt während demhochenergetischem Implantieren als Screening-Schicht. Wird beispielsweisedie Implantierung mit 500 keV Phosphor-Ionen durchgeführt, mussdie antireflektierende Schicht 22 eine Dicke von etwa 115nm aufweisen. Die Dicke der amorphen Siliziumschicht wird üblicherweisein einem Bereich von ungefähr10 nm gewählt.Für dieDicke der Resistschicht gilt, dass die Ionen außerhalb des ersten Bereichs 12 inder Resistschicht 24 gestoppt werden können.
    [0040] ImErgebnis erhältman im ersten Bereich 12 des Substrats 10 einebis zu einer ersten Tiefe 26 dotierte Wanne 28.Bei der Verwendung von beispielsweise 500 keV Phosphor-Ionen beträgt die ersteTiefe etwa 1 μm,wobei das Maximum des Konzentrationsprofils bei etwa 600 nm liegt.
    [0041] Ineinem nächstenSchritt, der in 1c gezeigt ist, wird die antireflektierendeAbdeckschicht 22 im ersten Bereich 12 beispielsweisedurch Ätzenentfernt.
    [0042] Anschließend erfolgtein Implantieren von Ionen mit einer zweiten Energie, wobei dieIonen wiederum im wesentlichen senkrecht zur Oberseite des Substrats 10 desHalbleiterwafers 5 auftreffen. Bei diesem zweiten Implantationsschritthandelt es sich um niederenergetisches Implantieren, wobei eine dünne oberflächennaheSchicht dotiert wird. Die zweite Tiefe 30 der oberflächennahenSchicht 32 beträgtbeispielsweise 10 nm. Die Ionenimplantierung wird beispielsweisemit Phosphor-, Arsen- oder Bor-Ionendurchgeführt.Die amorphe Schicht 20 wirkt dabei als Screening-Schicht,wobei auf Grund ihrer geringen Dicke eine sehr dünne Schicht dotiert werdenkann ohne auf Grund von Vielfachstreuungen in der amorphen Schichteine Aufweitung zu beobachten.
    [0043] In 2 sindmehrere Konzentrationsprofile gezeigt, die durch eine Simulationsrechnunggewonnen wurden. Das erste Konzentrationsprofil 34 entsprichtdabei einer Implantierung, die ohne die Verwendung einer antireflektierendenSchicht 22 oder einer amorphen Schicht 20 beieinem senkrechten Eintreffen der Ionen erfolgt ist. Bei einem senkrechtenEinfall ohne Screening-Schichten beobachtet man den Channeling-Effekt,wie in 2 gezeigt. Das erste Konzentrationsprofil 34 weistnur im Bereich des Maximums der Ionenkonzentration (bei etwa 0,8 μm) ein Gaußförmiges Profilauf, das jedoch bei kleineren Konzentrationen deutlich von einer Gaußförmigen Verteilungabweicht.
    [0044] Beider Berechnung eines zweiten Konzentrationsprofils 36 wurdeangenommen, dass der Ionenstrahl unter einem Winkel von 7 Grad relativzur Oberflächennormalendes Halbleiterwafers 5 auftrifft. Es wurde wiederum keineScreening-Schicht verwendet, das zweite Konzentrationsprofil 36 zeigteine Gaußförmige Formmit einem Maximum bei etwa 0,7 μm.
    [0045] DasKonzentrationsprofil gemäß der Erfindungist in 2 als drittes Konzentrationsprofil 38 dargestellt.Man erkennt, dass die Unterschiede zum zweiten Konzentrationsprofil 36 minimalsind. Auf Grund des Energieverlustes der Ionen beim Durchgang durchdie antireflektierende Schicht, die in diesem Beispiel 115 nm dickist, verschiebt sich die Lage der maximalen Konzentration um etwa60 nm. Dies ist jedoch in praktischen Anwendungsfällen unbedeutendund kann durch geeignete Wahl der ersten Energie ausgeglichen werden.Wie man in 2 erkennen kann, führt einImplantieren von hochenergetischen Ionen durch die antireflektierendeSchicht trotz eines senkrechten Einfallswinkels zu keinem Channeling-Effekt.
    [0046] Dasbisher beschriebene Verfahren lässt sichbesonders vorteilhaft zur Herstellung von Transistoren verwenden.Dazu sind in den 3A bis 3C diejenigenProzessschritte gezeigt, die zusätzlichzu den Prozessschritten gemäß 1A bis 1C ausgeführt werdenmüssen,um einen MOS-Transistorherstellen zu können.
    [0047] Ineinem CMOS-Prozess werden die verschiedenen Transistoren üblicherweisedurch einen Isolationsgraben (im Englischen shallow trench isolationgenannt) zu benachbarten Transistoren isoliert. Dazu wird vor demAufwachsen der Siliziumoxidschicht als amorphe Schicht 20 einGraben 14 in die Oberseite des Substrats geätzt, wobeider Graben den ersten Bereich 12 umschließt. Dererste Bereich 12 definiert das aktive Gebiet des zu bildendenTransistors.
    [0048] Anschließend wird,wie in 3A gezeigt, der Graben 14 miteinem Isolationsmaterial 16 bis zur Oberseite des Substrats 10 gefüllt. AlsFüllmaterial kannbei diesem Schritt beispielsweise Siliziumdioxid verwendet werden.
    [0049] Anschließend wird,wie auch bei der Prozessführunggemäß 1, die amorphe Schicht oberhalb des Grabens 14 unddes Substrats 10 des Halbleiterwafers 5 aufgebracht.Die weiteren Schritte, die sich an die Prozessführung gemäß 1C anschließen, sindin 3B und 3C gezeigt.Nach dem Implantieren der Ionen mit der zweiten Energie wird dieantireflektierende Schicht 22 und die amorphe Schicht 20 entfernt.
    [0050] Nachdem Aufbringen eines Gate-Dielektrikums 44 oberhalb deroberflächennahenSchicht 32 und anschließender Gate-Stack Definitionzur Bildung einer Gate-Elektrode 46 wird ein Source-Gebiet 40 undein Drain-Gebiet 42 in die tiefe Wanne 28 in einemweiteren Implantierungsschritt gebildet (üblicherweise selbstjustiertzum Gate-Stack).
    [0051] WeitereSchritte, wie z.B. thermische Oxidation zur Bildung des Gatedielektrikumoder Nitridierung, sind dem Fachmann bei der Herstellung von Transistorenbekannt und werden hier nicht ausführlich erläutert.
    [0052] Dietiefe Wanne 28 kann beispielsweise p- oder n-dotiert sein,wobei das Source-Gebiet 40 und das Drain-Gebiet 42 eineentgegengesetzte Dotierung zur Wanne 28 aufweisen. Dieoberflächennahe Schicht 32 liegtdirekt unter dem Gate-Dielektrikum 44 undder Gate-Elektrode 46. Auf Grund dieser Dotierung ändert sichdie Schwellenspannung des Transistors, so dass diese genau eingestelltwerden kann. Diese Anpassung der Schwellenspannung mittels einerdotierten Schicht ist in der Technik üblich. Sie wird sowohl beiselbstleitenden FETs als auch bei selbstsperrenden FETs angewandt.
    [0053] AufGrund des erfindungsgemäßen Verfahrenswurde die Dotierung der Wanne 28 mit senkrecht einfallendenIonen durchgeführt,ohne unter einem Channeling-Effekt zu leiden. Damit ist das Wannengebietin seiner lateralen Ausdehnung sehr genau definiert, insbesonderetreten keine Abschattungseffekte oder Unterschneidungseffekte auf,wie bei der Schrägimplantation.Dies wurde auf vorteilhafte Weise durch das Einführen einer antireflektierendenSchicht 22 als Screening-Schicht erreicht.
    [0054] Wiebereits erwähntergeben sich durch die antireflektierende Schicht auch bei der photolithographischenStrukturierung der Resistschicht viele Vorteile. Die Verwendungder antireflektierenden Schicht 22 bewirkt aber auch nocheine weitere Verbesserung bei der Herstellung von Transistoren,wie im nächstenAbschnitt erläutertwird.
    [0055] In 4 istdie Dotierung der Wanne 28 nach einem in der Technik bekanntenVerfahren gezeigt. Bei der Dotierung der Wanne 28 im Bereich 12 istzu Begrenzung die Resistschicht 24 vorgesehen. Zur Illustrationsind in die Wanne 28 bereits das Source-Gebiet 40 unddas Drain-Gebiet 42 eingezeichnet. Über dem Source-Gebiet 40 unddem Drain-Gebiet 42 ist zur Verdeutlichung gestricheltdie Lage der späterenGate-Elektrode 46 mit darunterliegendem Gate-Dielektrikum 44 eingezeichnet.Bei der Ionenimplantierung zur Bildung des Wannengebietes 28 können Ionenauch an der Kante der Resistschicht 24 beispielsweise amPunkt 50 oder am Punkt 50' gestreut werden. Ein Teil dergestreuten Ionen, in 4 mit den Pfeilen 54 bezeichnet,treffen auf das Kanalgebiet des Transistors zwischen Source 40 undDrain 42. Diese Ionen bewirken, ähnlich wie die Ionen bei derImplantierung der oberflächennahenSchicht 32, eine Veränderungder Schwellenspannung.
    [0056] Beieiner Prozessführunggemäß 4 beobachtetman somit lokale Variationen der Schwellenspannungen auf einem Halbleiterwafer,die insbesondere auch von dem Abstand 48 zur Kante derResistschicht 24 abhängen.Insbesondere wird die Konzentration der in das Kanalgebiet gestreutenIonen mit kleiner werdendem Abstand 48 zunehmen, was in 4 durchdas grau schattierte Band im Kanalbereich zwischen Source 40 undDrain 42 angedeutet ist.
    [0057] Beieiner Prozessführunggemäß der Erfindungwerden die an der Kante der Resistschicht 24 gestreutenIonen in der antireflektierenden Schicht 22 absorbiert.Dadurch treten keine Variationen der Schwellenspannungen der Transistorenauf. Die mit dem erfindungsgemäßen Verfahrenhergestellten Transistoren weisen eine deutlich bessere Uniformität in derSchwellenspannung auf, was zu höherer Gutausbeuteund somit niedrigeren Herstellungskosten führt.
    [0058] Daserfindungsgemäße Verfahreneignet sich insbesondere auch zur Implantierung einer Vielzahl vonHalbleiterwafern, die in einer Implantierungsanlage gleichzeitigmit Ionen bestrahlt werden. In 5 ist eineImplantierungsanlage 55 gezeigt, die eine Ionenstrahlanlage 60 umfasst.Die Ionenstrahlanlage 60 weist eine Ionenquelle auf undist geeignet, in einem Ionenstrahl 56 Ionen mit der ersten Energieund Ionen mit der zweiten Energie zu liefern.
    [0059] DieImplantierungsanlage 55 weist für jeden zu prozessierendenHalbleiterwafer 5 einen Substrathalter 62 auf.Die Substrathalter 62 sind kreisförmig auf einer Scheibe 58 nebeneinanderliegend angeordnet. Die Scheibe wird mit den Halbleiterwafern gegenüber derIonenstrahlanlage 60 angebracht. Die Oberflächennormaleder Scheibe 58 ist senkrecht zur Strahlrichtung des Ionenstrahls 56 ausgerichtet,wobei der Ionenstrahl 56 um den Radius der kreisförmigen Anordnungder Halbleiterwafer zum Mittelpunkt der Scheibe 58 versetztist, um an einer Stelle auf die kreisförmig angeordneten Halbleiterwafer 5 zutreffen.
    [0060] ImZentrum der Scheibe 58 befindet sich auf der der Ionenstrahlanlageabgewandten Seite ein Motor 59, der die Scheibe 58 während derIonenimplantation entlang der Richtung 63 in Drehung versetzt.Dadurch gelangen sukzessive alle Halbleiterwafer 5 aufder Scheibe 58 in den Ionenstrahl 56 und werdengemeinsam einem Dotierschritt unterzogen.
    [0061] Prinzipiellkann die Erfindung auch bei einer Implantierungsanlage 55 angewendetwerden, die nur die Dotierung eines ein zelnen Halbleiterwafers 5 vornehmen.Der Vorteil besteht hierbei in der Unempfindlichkeit bezüglich Winkelstreuungder Ionen aus der Ionenstrahlanlage 60.
    [0062] Innerhalbeiner Implantierungsanlage ist die Lage des Ionenstrahls zu derKristallorientierung der Halbleiterwafer 5 üblicherweisenur in einem Winkelbereich von 1 bis 2 Grad zu kontrollieren. Dabei der ersten hochenergetischen Implantierung die Ionen durch dieantireflektierende Schicht 22 treten, weisen diese vorEintreten in das Substrat 10 eine Winkelverteilung auf,die größer istals die Unsicherheiten in der Platzierung der Halbleiterwafer 5.Somit lässtsich in einer kostengünstigenImplantierungsanlage eine Vielzahl von Halbleiterwafern 5 implantieren.
    [0063] ImErgebnis erhältman füreinen Halbleiterwafer, der im Zentrum der Implantierungsanlage liegt,das gleiche Dotierungsprofil wie bei einem Halbleiterwafer, deram Rand der Implantierungsanlage angeordnet wird. Dies ist in 6 gezeigt.Die beiden Konzentrationsprofile 64 und 66 entsprechen dabeieinem Halbleiterwafer am Rand bzw. in der Mitte. Die Simulationsrechnungzeigt, dass keine signifikanten Unterschiede auftreten.
    5 Halbleiterwafer 10 Substrat 12 ersterBereich 14 Graben 16 Isolationsmaterial 17 amorpheSchicht 22 Abdeckschicht 24 Resistschicht 26 ersteTiefe 28 Wanne 30 zweiteTiefe 32 oberflächennaheSchicht 34 erstesKonzentrationsprofil 36 zweitesKonzentrationsprofil 38 drittesKonzentrationsprofil 40 Source-Gebiet 42 Drain-Gebiet 44 Gate-Dielektrikum 46 Gate-Elektrode 48 Abstand 50,50' Streuzentrum 54 gestreuteIonen 55 Implantationsanlage 56 Ionenstrahl 58 Scheibe 59 Motor 60 Ionenstrahlanlage 62 Substrathalter 63 Drehrichtung 64 viertesKonzentrationsprofil 66 fünftes Konzentrationsprofil
    权利要求:
    Claims (15)
    [1] Verfahren zur Implantierung eines Halbleiterwafers,umfassend folgende Schritte: – Bereitstellen des Halbleiterwafers(5) mit einem Substrat (10); – Aufbringeneiner amorphen Schicht (20) auf einer Oberseite des Substrats(10); – Aufbringeneiner antireflektierenden Abdeckschicht (22) über deramorphen Schicht (20); – Aufbringen einer Resistschicht(24) überder antireflektierenden Abdeckschicht (22); – Strukturierender Resistschicht (24), um die antireflektierende Abdeckschicht(22) oberhalb eines ersten Bereichs (12) freizulegen; – Implantierenvon Ionen mit einer ersten Energie, wobei die Ionen im wesentlichensenkrecht zur Oberseite des Substrats (10) des Halbleiterwafers(5) auftreffen und die erste Energie und die Dicke derantireflektierenden Abdeckschicht (22) so gewählt sind, dassdie Ionen im ersten Bereich das Substrat (10) des Halbleiterwafers(5) bis zu einer ersten Tiefe (26) in Form einertiefen Wanne (28) dotieren; – Entfernen der antireflektierendenAbdeckschicht (22) im ersten Bereich (12); und – Implantierenvon Ionen mit einer zweiten Energie, wobei die Ionen im wesentlichensenkrecht zur Oberseite des Substrats (10) des Halbleiterwafers(5) auftreffen und die zweite Energie und die Dicke der amorphenSchicht (20) so gewähltsind, dass die Ionen im ersten Bereich (12) das Substrat(10) des Halbleiterwafers (5) bis zu einer zweitenTiefe (30) in Form einer oberflächennahen Schicht (32)dotieren, wobei die zweite Tiefe (30) kleiner als die ersteTiefe (26) ist.
    [2] Verfahren nach Anspruch 1, bei dem beim Schritt desImplantierens der Ionen die erste Energie so gewählt wird, dass die erste Tiefeungefähr300 nm bis 1 μmbeträgt.
    [3] Verfahren nach Anspruch 2, bei dem beim Schritt desImplantierens der Ionen die zweite Energie so gewählt wird,dass die zweite Tiefe weniger als 100 nm, vorzugsweise ungefähr 10 nm,beträgt.
    [4] Verfahren nach Anspruch 1, bei dem der Schritt desImplantierens der Ionen mit der ersten Energie mit Phosphor-, Arsen-,Antimon-, Indium- oder Bor-Ionen durchgeführt wird, wobei die erste Energie ungefähr 500 keVbeträgt.
    [5] Verfahren nach Anspruch 1, bei dem der Schritt desImplantierens der Ionen mit der zweiten Energie mit Phosphor-, Arsen-,Antimon- oder Indium- oder Bor-Ionen durchgeführt wird, wobei die zweiteEnergie ungefähr5 bis 40 keV beträgt.
    [6] Verfahren nach Anspruch 4, bei dem der Schritt desAufbringens der antireflektierenden Schicht so ausgeführt wird,dass die antireflektierende Schicht mit einer Dicke im Bereich von50 bis 200 nm, vorzugsweise von 100 nm bis 120 nm, aufgebracht wird.
    [7] Verfahren nach Anspruch 1, bei dem der Schritt desStrukturierens der Resistschicht so ausgeführt wird, dass der erste Bereicheine Flächevon weniger als 1 μm2 aufweist.
    [8] Verfahren nach einem der Ansprüche 1 bis 7, bei dem der Schrittdes Aufbringens der antireflektierenden Schicht so ausgeführt wird,dass die antireflektierende Schicht vorzugsweise im UV-Bereich eineantireflektierende Eigenschaft aufweist.
    [9] Verfahren nach Anspruch 8, bei dem der Schritt desAufbringens der Resistschicht so ausgeführt wird, dass die Resistschichtzur Strukturierung im UV-Bereich geeignet ist.
    [10] Verfahren nach Anspruch 9, bei dem der Schritt desStrukturierens der Resistschicht mittels eines lithographischenProjektionsapparates ausgeführtwird, der eine Belichtung der Resistschicht im UV-Bereich durchführt.
    [11] Verfahren nach einem der Ansprüche 1 bis 10, bei dem die Dickeder antireflektierenden Schicht so gewählt wird, dass beim Schrittdes Implantierens der Ionen mit der ersten Energie die an der Kanteder strukturierten Resistschicht gestreuten Ionen in der antireflektierendenSchicht gestoppt werden.
    [12] Verfahren nach einem der Ansprüche 1 bis 10, bei dem der Schrittdes Aufbringens der amorphen Schicht (20) durch Aufbringeneiner Siliziumdioxidschicht mittels Aufwachsen und thermischer Oxidationeiner Silizium-Schicht durchgeführtwird.
    [13] Integrierte Halbleiterschaltung, die wenigstenseinen Feldeffekttransistor aufweist, dessen Wanne und dessen dotierterBereich zur Festlegung seiner Schwellenspannung mit dem Verfahrengemäß Ansprüche 1 bis12 gebildet sind.
    [14] Verwendung eines Verfahrens nach einem der Ansprüche 1 bis12 zur Bildung eines Transistors, bei dem nach dem Schritt des Bereitstellensdes Halbleiterwafers folgende Schritte ausgeführt werden: – Ätzen einesGrabens in die Oberseite des Substrats, wobei der Graben den erstenBereich (12) umschließt,der das aktive Gebiet des zu bildenden Transistors definiert; und – Füllen desGrabens mit einem Isolationsmaterial (16) bis zur Oberseitedes Substrats, bei dem der Schritt des Abscheidens der amorphenSchicht umfasst, die amorphe Schicht oberhalb des Grabens abzuscheiden;und bei dem nach dem Schritt des Implantierens von Ionen mit einerzweiten Energie folgende Schritte ausgeführt werden: – Entfernender antireflektierenden Schicht und der amorphen Schicht; – Bildeneines Gate-Dielektrikums oberhalb der oberflächennahen Schicht (32); – Bildeneiner Gateelektrode oberhalb des Gate-Dielektrikums; und – Implantiereneines Source/Drain-Gebiets in der tiefen Wanne.
    [15] Verfahren zur Implantierung einer Vielzahl von Halbleiterwafernumfassend: – Bereitstellender Vielzahl von Halbleiterwafern (5); – Bereitstelleneiner Ionenstrahlanlage, die geeignet ist, Ionen mit einer erstenEnergie und Ionen mit einer zweiten Energie zu liefern; – Bereitstelleneiner Implantierungsanlage, die für jeden der Vielzahl von Halbleiterwafern(5) jeweils einen Substrathalter (62) aufweist,wobei die Substrathalter (62) kreisförmig auf einer drehbaren Scheibe(58) nebeneinanderliegend angeordnet sind, die im wesentlichensenkrecht zum Ionenstrahl der Ionenstrahlanlage angeordnet ist;und – Anordnender Vielzahl der Halbleiterwafer (5) auf den jeweiligenSubstrathaltern, wobei fürjeden der Vielzahl von Halbleiterwafern ein Verfahren nach einemder Ansprüche1 bis 12 ausgeführtwird.
    类似技术:
    公开号 | 公开日 | 专利标题
    US8703593B2|2014-04-22|Techniques for FinFET doping
    US8946792B2|2015-02-03|Dummy fin formation by gas cluster ion beam
    TWI493630B|2015-07-21|用於在相同晶片上形成具有各種摻雜之鰭式場效電晶體之方法及結構
    KR100238923B1|2000-01-15|정적 랜덤 억세스 메모리 셀과 수직 전계 효과 트랜지스터
    JP3050717B2|2000-06-12|半導体装置の製造方法
    JP2528074B2|1996-08-28|Ｍｏｓトランジスタの製造方法
    KR100305623B1|2001-10-20|이온주입을이용한반도체장치의제조방법
    TWI380442B|2012-12-21|Semiconductor device and method of making semiconductor device comprising multiple stacked hybrid orientation layers
    US7060599B2|2006-06-13|Method of forming shallow doped junctions having a variable profile gradation of dopants
    US6723587B2|2004-04-20|Ultra small-sized SOI MOSFET and method of fabricating the same
    KR100537811B1|2005-12-20|비균일한 이온 주입 방법을 이용한 반도체 공정 보상
    US6187643B1|2001-02-13|Simplified semiconductor device manufacturing using low energy high tilt angle and high energy post-gate ion implantation |
    US8357569B2|2013-01-22|Method of fabricating finfet device
    EP0192668B1|1991-01-09|Mit phosphor gegetterte integrierte halbleiterschaltungen
    US20130109142A1|2013-05-02|Strained-Induced Mobility Enhancement Nano-Device Structure and Integrated Process Architecture for CMOS Technologies
    US9263551B2|2016-02-16|Simultaneous formation of source/drain openings with different profiles
    US6593623B1|2003-07-15|Reduced channel length lightly doped drain transistor using a sub-amorphous large tilt angle implant to provide enhanced lateral diffusion
    US7501332B2|2009-03-10|Doping method and manufacturing method for a semiconductor device
    US5899732A|1999-05-04|Method of implanting silicon through a polysilicon gate for punchthrough control of a semiconductor device
    TWI382460B|2013-01-11|離子束角度處理控制的技術
    US5378641A|1995-01-03|Electrically conductive substrate interconnect continuity region and method of forming same with an angled implant
    US5158903A|1992-10-27|Method for producing a field-effect type semiconductor device
    TWI342061B|2011-05-11|Method for asymmetric spacer formation
    US6448129B1|2002-09-10|Applying epitaxial silicon in disposable spacer flow
    KR100387389B1|2003-06-12|반도체 장치 및 그 제조 방법
    同族专利:
    公开号 | 公开日
    DE102004009174B4|2006-05-11|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    2005-09-22| OP8| Request for examination as to paragraph 44 patent law|
    2006-11-09| 8364| No opposition during term of opposition|
    2009-12-17| 8339| Ceased/non-payment of the annual fee|
    优先权:
    申请号 | 申请日 | 专利标题
    DE102004009174A|DE102004009174B4|2004-02-25|2004-02-25|Verfahren zur Implantierung eines Halbleiterwafers und einer Vielzahl von Halbleiterwafern, Verfahren zur Bildung eines Feldeffekttransistors und integrierte Halbleiterschaltung mit wenigstens einem Feldeffekttransistor|DE102004009174A| DE102004009174B4|2004-02-25|2004-02-25|Verfahren zur Implantierung eines Halbleiterwafers und einer Vielzahl von Halbleiterwafern, Verfahren zur Bildung eines Feldeffekttransistors und integrierte Halbleiterschaltung mit wenigstens einem Feldeffekttransistor|
    [返回顶部]